Menu

Filtros : "Wang, Jiang Chau" Limpar

Filtros

Refine with date range

1 - 20 (46 records)

  • Artigo de periodico

    Adapting the GACT-X aligner to accelerate minimap2 in an FPGA cloud instance (2023)

    Teng, Carolina; Achjian, Renan Weege; Wang, Jiang Chau ; Fonseca, Fernando Josepetti

    Source: Applied Sciences. Unidades: EP, ICB

    Subjects: COMPUTAÇÃO EM NUVEM, SISTEMAS HÍBRIDOS, GENÔMICA, BIOINFORMÁTICA

    PrivadoAcesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      TENG, Carolina et al. Adapting the GACT-X aligner to accelerate minimap2 in an FPGA cloud instance. Applied Sciences, v. 13, n. 7, 2023Tradução . . Disponível em: https://doi.org/10.3390/app13074385. Acesso em: 30 abr. 2024.

    • APA

      Teng, C., Achjian, R. W., Wang, J. C., & Fonseca, F. J. (2023). Adapting the GACT-X aligner to accelerate minimap2 in an FPGA cloud instance. Applied Sciences, 13( 7). doi:10.3390/app13074385

    • NLM

      Teng C, Achjian RW, Wang JC, Fonseca FJ. Adapting the GACT-X aligner to accelerate minimap2 in an FPGA cloud instance [Internet]. Applied Sciences. 2023 ; 13( 7):[citado 2024 abr. 30 ] Available from: https://doi.org/10.3390/app13074385

    • Vancouver

      Teng C, Achjian RW, Wang JC, Fonseca FJ. Adapting the GACT-X aligner to accelerate minimap2 in an FPGA cloud instance [Internet]. Applied Sciences. 2023 ; 13( 7):[citado 2024 abr. 30 ] Available from: https://doi.org/10.3390/app13074385

  • Dissertação (Mestrado)

    Otimização de mapeamento e posicionamento para sistemas dinamicamente reconfiguráveis baseados em NoCs utilizando-se a meta-heurística busca tabu (2019)

    Novaes, Guilherme Apolinário Silva; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: SISTEMAS DINÂMICOS, INTELIGÊNCIA ARTIFICIAL, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      NOVAES, Guilherme Apolinário Silva. Otimização de mapeamento e posicionamento para sistemas dinamicamente reconfiguráveis baseados em NoCs utilizando-se a meta-heurística busca tabu. 2019. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2019. Disponível em: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29032022-104547/. Acesso em: 30 abr. 2024.

    • APA

      Novaes, G. A. S. (2019). Otimização de mapeamento e posicionamento para sistemas dinamicamente reconfiguráveis baseados em NoCs utilizando-se a meta-heurística busca tabu (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29032022-104547/

    • NLM

      Novaes GAS. Otimização de mapeamento e posicionamento para sistemas dinamicamente reconfiguráveis baseados em NoCs utilizando-se a meta-heurística busca tabu [Internet]. 2019 ;[citado 2024 abr. 30 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29032022-104547/

    • Vancouver

      Novaes GAS. Otimização de mapeamento e posicionamento para sistemas dinamicamente reconfiguráveis baseados em NoCs utilizando-se a meta-heurística busca tabu [Internet]. 2019 ;[citado 2024 abr. 30 ] Available from: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-29032022-104547/

  • Dissertação (Mestrado)

    Verificação funcional para circuitos de transmissão e recepção de sinais mistos (2017)

    Martins, Vinícius Antonio de Oliveira; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: CIRCUITOS DIGITAIS, CIRCUITOS INTEGRADOS, ENGENHARIA ELÉTRICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      MARTINS, Vinícius Antonio de Oliveira. Verificação funcional para circuitos de transmissão e recepção de sinais mistos. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/. Acesso em: 30 abr. 2024.

    • APA

      Martins, V. A. de O. (2017). Verificação funcional para circuitos de transmissão e recepção de sinais mistos (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/

    • NLM

      Martins VA de O. Verificação funcional para circuitos de transmissão e recepção de sinais mistos [Internet]. 2017 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/

    • Vancouver

      Martins VA de O. Verificação funcional para circuitos de transmissão e recepção de sinais mistos [Internet]. 2017 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12072017-081700/

  • Dissertação (Mestrado)

    Multifractal traffic generator modeled at the transaction level for integrates systems performance evaluation (2017)

    Bueno Filho, José Eduardo Chiarelli; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: SISTEMAS INTEGRADOS EM LARGA ESCALA, MODELOS EM SÉRIES TEMPORAIS, FRACTAIS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      BUENO FILHO, José Eduardo Chiarelli. Multifractal traffic generator modeled at the transaction level for integrates systems performance evaluation. 2017. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2017. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28062017-114833/. Acesso em: 30 abr. 2024.

    • APA

      Bueno Filho, J. E. C. (2017). Multifractal traffic generator modeled at the transaction level for integrates systems performance evaluation (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28062017-114833/

    • NLM

      Bueno Filho JEC. Multifractal traffic generator modeled at the transaction level for integrates systems performance evaluation [Internet]. 2017 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28062017-114833/

    • Vancouver

      Bueno Filho JEC. Multifractal traffic generator modeled at the transaction level for integrates systems performance evaluation [Internet]. 2017 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-28062017-114833/

  • Dissertação (Mestrado)

    DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado (2014)

    Villegas Castillo, Ernesto Cristopher; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: CIRCUITOS FPGA, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      VILLEGAS CASTILLO, Ernesto Cristopher. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado. 2014. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/. Acesso em: 30 abr. 2024.

    • APA

      Villegas Castillo, E. C. (2014). DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/

    • NLM

      Villegas Castillo EC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/

    • Vancouver

      Villegas Castillo EC. DyAFNoC: sistema dinamicamente reconfigurável baseado em redes intrachip com algoritmo de roteamento ordenado por dimensão flexibilizado [Internet]. 2014 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-101031/

  • Tese (Doutorado)

    Checagem de equivalência de sequências de estados de projetos digitais em RTL com modelos de referência em alto nível e de protocolo de comunicação (2014)

    Castro Márquez, Carlos Iván; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Assunto: PROTOCOLOS DE COMUNICAÇÃO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      CASTRO MÁRQUEZ, Carlos Iván. Checagem de equivalência de sequências de estados de projetos digitais em RTL com modelos de referência em alto nível e de protocolo de comunicação. 2014. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-155143/. Acesso em: 30 abr. 2024.

    • APA

      Castro Márquez, C. I. (2014). Checagem de equivalência de sequências de estados de projetos digitais em RTL com modelos de referência em alto nível e de protocolo de comunicação (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-155143/

    • NLM

      Castro Márquez CI. Checagem de equivalência de sequências de estados de projetos digitais em RTL com modelos de referência em alto nível e de protocolo de comunicação [Internet]. 2014 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-155143/

    • Vancouver

      Castro Márquez CI. Checagem de equivalência de sequências de estados de projetos digitais em RTL com modelos de referência em alto nível e de protocolo de comunicação [Internet]. 2014 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-23122014-155143/

  • Tese (Doutorado)

    Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip (2014)

    Gomes Filho, Jonas; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: MICROELETRÔNICA, ARQUITETURA RECONFIGURÁVEL

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      GOMES FILHO, Jonas. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip. 2014. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2014. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/. Acesso em: 30 abr. 2024.

    • APA

      Gomes Filho, J. (2014). Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/

    • NLM

      Gomes Filho J. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip [Internet]. 2014 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/

    • Vancouver

      Gomes Filho J. Mapeamento e posicionamento de módulos processantes em sistemas dinamicamente reconfiguráveis baseados em redes intrachip [Internet]. 2014 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-31122015-104807/

  • Dissertação (Mestrado)

    Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares (2013)

    González Reaño, Jorge Luis; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: MODELOS EM SÉRIES TEMPORAIS, REDES E COMUNICAÇÃO DE DADOS, SISTEMAS EMBUTIDOS, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      GONZÁLEZ REAÑO, Jorge Luis. Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares. 2013. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2013. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/. Acesso em: 30 abr. 2024.

    • APA

      González Reaño, J. L. (2013). Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/

    • NLM

      González Reaño JL. Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares [Internet]. 2013 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/

    • Vancouver

      González Reaño JL. Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares [Internet]. 2013 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-22092014-123244/

  • Tese (Doutorado)

    Caracterização analítica de carga de trabalho baseada em cenários de aplicações multimídia (2012)

    Patiño Alvarez, Gustavo Adolfo; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: MULTIMÍDIA, CARGA DE TRABALHO, ANÁLISE DE DESEMPENHO, SISTEMAS EMBUTIDOS, MODELOS ANALÍTICOS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      PATIÑO ALVAREZ, Gustavo Adolfo. Caracterização analítica de carga de trabalho baseada em cenários de aplicações multimídia. 2012. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2012. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-171107/. Acesso em: 30 abr. 2024.

    • APA

      Patiño Alvarez, G. A. (2012). Caracterização analítica de carga de trabalho baseada em cenários de aplicações multimídia (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-171107/

    • NLM

      Patiño Alvarez GA. Caracterização analítica de carga de trabalho baseada em cenários de aplicações multimídia [Internet]. 2012 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-171107/

    • Vancouver

      Patiño Alvarez GA. Caracterização analítica de carga de trabalho baseada em cenários de aplicações multimídia [Internet]. 2012 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26072013-171107/

  • Dissertação (Mestrado)

    Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional (2011)

    Muñoz Quispe, Joel Iván; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS, QUALIDADE DO PROJETO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      MUÑOZ QUISPE, Joel Iván. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional. 2011. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2011. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/. Acesso em: 30 abr. 2024.

    • APA

      Muñoz Quispe, J. I. (2011). Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/

    • NLM

      Muñoz Quispe JI. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional [Internet]. 2011 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/

    • Vancouver

      Muñoz Quispe JI. Ferramenta CAD para extração de modelo de cobertura de saída por itens em verificação funcional [Internet]. 2011 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-15032012-120402/

  • Artigo de periodico

    A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling (2011)

    Castro Márquez, Carlos Iván; Tobar, Edgar Leonardo Romero; Strum, Marius; Wang, Jiang Chau

    Source: Journal of Electronic Testing. Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      CASTRO MÁRQUEZ, Carlos Iván et al. A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling. Journal of Electronic Testing, v. 27, n. 4, p. 485-503, 2011Tradução . . Disponível em: https://doi.org/10.1007/s10836-011-5225-8. Acesso em: 30 abr. 2024.

    • APA

      Castro Márquez, C. I., Tobar, E. L. R., Strum, M., & Wang, J. C. (2011). A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling. Journal of Electronic Testing, 27( 4), 485-503. doi:10.1007/s10836-011-5225-8

    • NLM

      Castro Márquez CI, Tobar ELR, Strum M, Wang JC. A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling [Internet]. Journal of Electronic Testing. 2011 ; 27( 4): 485-503.[citado 2024 abr. 30 ] Available from: https://doi.org/10.1007/s10836-011-5225-8

    • Vancouver

      Castro Márquez CI, Tobar ELR, Strum M, Wang JC. A Functional Verification Methodology Based on Parameter Domains for Efficient Input Stimuli Generation and Coverage Modeling [Internet]. Journal of Electronic Testing. 2011 ; 27( 4): 485-503.[citado 2024 abr. 30 ] Available from: https://doi.org/10.1007/s10836-011-5225-8

  • Dissertação (Mestrado)

    Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) (2010)

    Gomes Filho, Jonas; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, INTELIGÊNCIA ARTIFICIAL, MICROELETRÔNICA

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      GOMES FILHO, Jonas. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM). 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/. Acesso em: 30 abr. 2024.

    • APA

      Gomes Filho, J. (2010). Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/

    • NLM

      Gomes Filho J. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/

    • Vancouver

      Gomes Filho J. Aplicação de técnicas de reconfiguração dinâmica a projeto de máquina de vetor suporte (SVM) [Internet]. 2010 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-12082010-174825/

  • Trabalho de evento

    The LRD traffic impact on the NoC-based SoCs (2010)

    Sepúlveda, Johanna; Strum, Marius; Wang, Jiang Chau ; Pires, Ricardo

    Source: Proceedings of the SBCCI'10. Conference titles: Symposium on integrated circuits and systems design. Unidade: EP

    Assunto: SEGURANÇA DE REDES

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      SEPÚLVEDA, Johanna et al. The LRD traffic impact on the NoC-based SoCs. 2010, Anais.. São Paulo: Escola Politécnica, Universidade de São Paulo, 2010. Disponível em: https://doi.org/10.1145/1854153.1854179. Acesso em: 30 abr. 2024.

    • APA

      Sepúlveda, J., Strum, M., Wang, J. C., & Pires, R. (2010). The LRD traffic impact on the NoC-based SoCs. In Proceedings of the SBCCI'10. São Paulo: Escola Politécnica, Universidade de São Paulo. doi:10.1145/1854153.1854179

    • NLM

      Sepúlveda J, Strum M, Wang JC, Pires R. The LRD traffic impact on the NoC-based SoCs [Internet]. Proceedings of the SBCCI'10. 2010 ;[citado 2024 abr. 30 ] Available from: https://doi.org/10.1145/1854153.1854179

    • Vancouver

      Sepúlveda J, Strum M, Wang JC, Pires R. The LRD traffic impact on the NoC-based SoCs [Internet]. Proceedings of the SBCCI'10. 2010 ;[citado 2024 abr. 30 ] Available from: https://doi.org/10.1145/1854153.1854179

  • Tese (Doutorado)

    Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia (2010)

    Romero Tobar, Edgar Leonardo; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS, QUALIDADE DO PROJETO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      ROMERO TOBAR, Edgar Leonardo. Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia. 2010. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/. Acesso em: 30 abr. 2024.

    • APA

      Romero Tobar, E. L. (2010). Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/

    • NLM

      Romero Tobar EL. Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia [Internet]. 2010 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/

    • Vancouver

      Romero Tobar EL. Contribuições à verificação funcional ajustada por cobertura para núcleos de hardware de comunicação de multimídia [Internet]. 2010 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-20082010-160736/

  • Dissertação (Mestrado)

    Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos (2010)

    Raffo Jara, Mario Andrés; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: COMPUTAÇÃO RECONFIGURÁVEL, ARQUITETURA RECONFIGURÁVEL, CIRCUITOS FPGA, MICROELETRÔNICA, CAD, CIRCUITOS DE CHAVEAMENTO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      RAFFO JARA, Mario Andrés. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos. 2010. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2010. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/. Acesso em: 30 abr. 2024.

    • APA

      Raffo Jara, M. A. (2010). Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/

    • NLM

      Raffo Jara MA. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/

    • Vancouver

      Raffo Jara MA. Desenvolvimento de um sistema dinamicamente reconfigurável baseado em redes intra-chip e ferramenta para posicionamento de módulos [Internet]. 2010 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-11082010-100838/

  • Dissertação (Mestrado)

    Análise da influência do uso de domínios de parâmetros sobre a eficiência da verificação funcional baseada em estimulação aleatória (2009)

    Castro Márquez, Carlos Iván; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Assunto: CIRCUITOS INTEGRADOS (PROJETO;METODOLOGIA)

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      CASTRO MÁRQUEZ, Carlos Iván. Análise da influência do uso de domínios de parâmetros sobre a eficiência da verificação funcional baseada em estimulação aleatória. 2009. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2009. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032009-172605/. Acesso em: 30 abr. 2024.

    • APA

      Castro Márquez, C. I. (2009). Análise da influência do uso de domínios de parâmetros sobre a eficiência da verificação funcional baseada em estimulação aleatória (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032009-172605/

    • NLM

      Castro Márquez CI. Análise da influência do uso de domínios de parâmetros sobre a eficiência da verificação funcional baseada em estimulação aleatória [Internet]. 2009 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032009-172605/

    • Vancouver

      Castro Márquez CI. Análise da influência do uso de domínios de parâmetros sobre a eficiência da verificação funcional baseada em estimulação aleatória [Internet]. 2009 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26032009-172605/

  • Trabalho de evento

    A PD-based methodology to enhance efficiency in testbenches with random stimulation (2009)

    Castro Márquez, Carlos Iván; Strum, Marius; Wang, Jiang Chau

    Source: SBCCI 2009: Proceedings. Conference titles: Symposium on Integrated Circuits and Systems Design. Unidade: EP

    Assunto: ALGORITMOS

    Acesso à fonteDOIHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      CASTRO MÁRQUEZ, Carlos Iván e STRUM, Marius e WANG, Jiang Chau. A PD-based methodology to enhance efficiency in testbenches with random stimulation. 2009, Anais.. Natal: Sociedade Brasileira de Computação, 2009. Disponível em: https://doi.org/10.1145/1601896.1601921. Acesso em: 30 abr. 2024.

    • APA

      Castro Márquez, C. I., Strum, M., & Wang, J. C. (2009). A PD-based methodology to enhance efficiency in testbenches with random stimulation. In SBCCI 2009: Proceedings. Natal: Sociedade Brasileira de Computação. doi:10.1145/1601896.1601921

    • NLM

      Castro Márquez CI, Strum M, Wang JC. A PD-based methodology to enhance efficiency in testbenches with random stimulation [Internet]. SBCCI 2009: Proceedings. 2009 ;[citado 2024 abr. 30 ] Available from: https://doi.org/10.1145/1601896.1601921

    • Vancouver

      Castro Márquez CI, Strum M, Wang JC. A PD-based methodology to enhance efficiency in testbenches with random stimulation [Internet]. SBCCI 2009: Proceedings. 2009 ;[citado 2024 abr. 30 ] Available from: https://doi.org/10.1145/1601896.1601921

  • Dissertação (Mestrado)

    Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício (2007)

    Faria, Frederico de; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: CIRCUITOS DIGITAIS (MODELAGEM), CIRCUITOS INTEGRADOS, SISTEMA DE COMUNICAÇÃO, ANÁLISE DE DESEMPENHO, MODELOS MATEMÁTICOS, SILÍCIO

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      FARIA, Frederico de. Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício. 2007. Dissertação (Mestrado) – Universidade de São Paulo, São Paulo, 2007. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/. Acesso em: 30 abr. 2024.

    • APA

      Faria, F. de. (2007). Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício (Dissertação (Mestrado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/

    • NLM

      Faria F de. Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício [Internet]. 2007 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/

    • Vancouver

      Faria F de. Uma metodologia analítico-determinística para a avaliação de desempenho no tempo de processadores de rede implementados como sistemas-sobre-silício [Internet]. 2007 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-26122008-110935/

  • Tese (Livre Docência)

    Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S (2006)

    Wang, Jiang Chau

    Unidade: EP

    Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS

    How to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      WANG, Jiang Chau. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006. Tese (Livre Docência) – Universidade de São Paulo, São Paulo, 2006. . Acesso em: 30 abr. 2024.

    • APA

      Wang, J. C. (2006). Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S (Tese (Livre Docência). Universidade de São Paulo, São Paulo.

    • NLM

      Wang JC. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006 ;[citado 2024 abr. 30 ]

    • Vancouver

      Wang JC. Contribuições para atividades de síntese, verificação e teste no fluxo de projeto de ASIC'S. 2006 ;[citado 2024 abr. 30 ]

  • Tese (Doutorado)

    Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines (2006)

    Gonzalez, José Artur Quilici; Wang, Jiang Chau (Orientador)

    Unidade: EP

    Subjects: HARDWARE, CIRCUITOS INTEGRADOS

    Acesso à fonteHow to cite
    A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

    • ABNT

      GONZALEZ, José Artur Quilici. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines. 2006. Tese (Doutorado) – Universidade de São Paulo, São Paulo, 2006. Disponível em: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/. Acesso em: 30 abr. 2024.

    • APA

      Gonzalez, J. A. Q. (2006). Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines (Tese (Doutorado). Universidade de São Paulo, São Paulo. Recuperado de http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/

    • NLM

      Gonzalez JAQ. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines [Internet]. 2006 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/

    • Vancouver

      Gonzalez JAQ. Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines [Internet]. 2006 ;[citado 2024 abr. 30 ] Available from: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-13032007-153757/

1 - 20 (46 records)

Digital Library of Intellectual Production of Universidade de São Paulo     2012 - 2024